三星發(fā)布先進(jìn)芯片工藝路線圖：新版2納米制程2027年量產(chǎn) 研發(fā)生產(chǎn)時(shí)間縮短20%

每經(jīng)AI快訊，6月13日，三星電子在“2024年三星代工論壇”上，發(fā)布未來多項(xiàng)芯片技術(shù)的進(jìn)展。三星表示，客戶只需一個(gè)溝通渠道，就能同時(shí)調(diào)度三星的存儲(chǔ)芯片、晶圓制造和封裝團(tuán)隊(duì)，與現(xiàn)有工藝相比，從研發(fā)到生產(chǎn)的耗時(shí)有望縮短20%。三星引進(jìn)所謂晶背供電（BSPDN）的先進(jìn)制程 ，將電源互連移至晶片背面。此技術(shù)提升功率、性能和面積，能用于AI芯片和高效能運(yùn)算，相較于第一代的2納米制程顯著降低電壓，量產(chǎn)時(shí)間在2027年。 (澎湃新聞)